⑩ 日本国特許庁(JP)

⑩特許出願公開

@ 公開特許公報(A) 平2-130852

®Int. Cl. *

識別記号

庁内整理番号

每公開 平成2年(1990)5月18日

H 01 L 21/76 29/784

E 7638-5F

8422-5F

H 01 L 29/78

301 X

審査請求 未請求 請求項の数 8 (全7頁)

9発明の名称 半導体装置

②特 願 昭63-283579

②出 頭 昭63(1988)11月11日

@発明者峰

利之

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発明者 飯島

五 五

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四个代理 人 一 弁理士 小川 勝男

外1名

明 組 4

- 1. 発明の名称 半導体装置
- 2.特許請求の範囲

 - 2. アクティブ領域の側壁部の少なくとも一部が、 トランジスタのチヤネルの一部であることを特 散とする特許請求の範囲第1項記載の半導体装 歴。
 - 3. 上記トランジスタのチャネル幅が、平面部に 比べ側壁部分の方が長いことを特徴とする特許 請求の範囲第2項記載の半導体装置。
 - 4. 上記トランジスタのチヤネル部となる面の結 品方位が、平面部および側面部ともに(100) 面であることを特徴とする特許請求の範囲第3 項記載の半導体装置。

- 5. 上記トランジスタのゲート絶縁談が化学気相 成長法により形成したSiOz 腺から成ること を特徴とする特許請求の範囲第4項記載の半導 体装置。
- 6. 上記ランジスタのゲート絶縁膜が、ランプ加 熱による1000℃以上の温度で形成された SiO2 膜から成ることを特徴とする特許請求 の範囲第4項記載の半導体装置。
- 7. 一つのスイツチング用トランジスタと、一つのなイツチング用トランジスタと、一つの電荷費積用キヤパシタを最小単位とする半導体製製において、上記スイツチングトランジスタリコン島上に形成され、且つ上記電荷管徴用キヤパシタの少なくとも一部が、上記シリコンタの倒襲部と、上記スイツチングトランジスタの倒襲部に形成されていることを特徴とする半導体装置。
- 8. 導体あるいは半導体表面に絶縁膜を形成する 工程と、上記絶縁膜の所望の領域に関ロ部を設 ける工程と、該関ロ部の底面に離出した上記簿

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置に係り、特に選択気相成長を用いたアイソレーションを有する半導体装置およびその製造方法に関する。

「従来の技術」

半導体装置の素子分離技術として、LOCOS 法が最も一般的に用いられてきた。しかし、この

この後、熱酸化法によりゲート絶縁膜 6 を形成し、しきい値電圧を調整するためのチヤネル部へのイオン打ち込みを行う。 次いで、減圧化学気相成長法により、 設・リコン膜を堆積した後、 リン拉散法により、 該シリコン膜にリンをドーピングする。この後、 該シリコン膜をパターンニングして、ワード線 7 を形成する。 最後に、 ソース・ドレイン領域となる拡散層 8 を形成し、 選択気相成長法を用いたアイソレーションを有する MOSトランジスタの形成を完了する。

上記、選択気相成長法を用いたアイソレーションは、神坦込みアイソレーションに比べ、崇子分離絶縁度にウエツトエツチングに対する弱い部分が無いこと、アクテイブ領域形成の際にドライエッチングによる汚染やダメツジが少ないこと等の利点がある。

しかし、反面、第子分離絶象膜2と単結品シリコン5との界面24には、単結品シリコン5のダングリングボンドや微小欠陥が無数に存在するなどの問題がある。したがつて、選択気相成長法を

LOCOS法では、衆子間分離寸法 0.8 μm 、 MOSトランジスタのチャネル額 0.8 μm が微 細化の限界である。そこで、この LOCOS 法に 代わる衆子分離方法として、選択気相成長を用い た衆子分離法が注目されてきており、その具体的 方法が特開昭 58 - 168 258 号に配載されている。

[発明が解決しようとする課題]

以下、従来の一般的な選択気相成長法を用いた。 アイソレーションを有する半導体装置の具体例を 第2回を用いて説明する。

まず、シリコン共板1上に素子分離絶縁膜2となる厚いSiО₂膜を、熱酸化法ないしは減圧化学気相成長法により形成する。次に、上記素子分離絶縁膜2をパターンニングして、所致の領域のシリコン結板1の表面が解出するような窓23,3を限ける。次いで、選択気相成長法を用いて、シリコン結板1表面露出部4より単結晶シリコン結板1表面露出部4より単結晶シリコンを素子分離絶縁膜2表面と同じ位置まで成長で、アクティブ領域およびアイソレーション領域の形成を完了する。

用いたアイソレーションを有するMOSトランジスタは、上記界面部24によるリーク電流があるため、制御が難しく実用化は困難となつていた。

本発明の目的は、上記問題を解決し、選択気相 成長法を用いたアイソレーションを有する信頼性 の高い半導体装置を提供することとともに、LSI の集積度を向上させることである。

[無題を解決するための手段]

上記目的は、前記選択気相成長法による単結品 Si膜を、素子分離絶線膜表面より高い位置まで 成長させることにより違成される。

(作用)

本発明では、単結品Siと素子分離絶象膜の界の領域をトランジスタのチヤネル部として用いないため、安定したトランジスタ特性を得ることができる。また、トランジスタを立体構造とするため、集積度が向上するとともに、動作速度を送くすることが可能となる。

(実施例)

以下、本発明の第1の実施例を第1因を用いて

説明する。

まず、P型、比抵抗 0・1 Q 、 結晶面方位 (100) のシリコン基板1上に熱酸化法を用い て、潔子分離絶縁膜 2 であるSi O a 膜を約 0・4 μ m の厚さに形成する。次に、周知のリソグラフ イー及びドライエツチング技術を用いて、上記業 子分離絶縁膜 2 のパターンニングを行い、所望の 領域に窓 3 を形成し、シリコン接板表面 4 を解出 させる。

次に、選択気相成長法を用いて、P型、比抵抗 10Ω・cmの単結系シリコン5をシリコン基板設 面4より約0.6μm の厚さに成長させる。

本実施例においては、単結品シリコン 5 の表而が、素子分離絶縁酸 2 の投資より約 0 . 2 μ m 高い位置になるようにした。また、単結品シリコン 4 の選択気相成長は、ソースガスに 5 i H a C g z と H C g を、ドーピングガス P H a を、また、キャリアガスに H a を用いて、1000 での温度で形成した。なお、本実施例においては、素子分離絶錄膜 2 の設面より上へ成長した単結品シリコン

いた。ゲート酸化酸は、シリコン5のコーナー部において薄くならないように、1100℃の高温で、乾燥酸素を用いて形成した。なお、減圧化学気相成長法を用いて形成したSiO2酸をゲート絶縁酸6として用いても良好の結晶が得られた。

次に、ワード級7となるシリコン膜を、減圧化学気相成長法り、リンをドーピングしなかり、別知に地様した。この後、別知知の厚さに地様した。この後、別知というでは、アードのアングをでして、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングでは、アードのアングを受けているのである。

次に、ソース・ドレインとなる領域に、イオン 打込み法により、リンをドーピングした後、900 関 5 の 倒 盤 郎 の 面 方 位 が、 (100) 而 と な る よ う に し た 。

ここで、シリコンの選択気相成長においては、シリコンの気相エンチング速度に比べ、成長速度があまりに渡すぎると、第3回に示すくなる。このファセントである(111)而5ー2,(111)而5ー3は、周知のように、(100)而5ー1に比べて投面電荷量が約1~1.5 桁多いため、MOSトランジスタのチヤネル部としてアセントをしていること、単純品シリコンスタのチャネルのようなスタのチャネルのようなファセント5ー2,5ー3が形成されると、単純品シリコ役を占める割合が変化するため、複数のトランジスターの特性制御が非常に困難となる。本実施例では、SiHaC 2 2 と H C 2 ガス流量比を最適化することで、ファセント5ー2,5ー3成長を無くした。

次いで、熱酸化法を用いて20 nmのゲート酸化膜6を形成した。本実施例では、ゲート酸化膜6の形成に、ランプ加熱による短時間酸化法を用

以上により、選択気相成長法を用いたアイソレーションを有するMOSトランジスタの形成を完 でする。

本発明によれば、界面特性の感い、素子分離終 縁膜2と選択成長した単純品シリコン5との界面 部分をMOSトランジスタの動作と無関係には頼る ことができるので、MOSトランジスタの信頼も を向上できる。またアクテイブ領域の側壁部も、 トランジスタのチヤネル部となるので、突効かの チヤネル観を長くすることができる。チヤネルの 相互コンダクタンスは、チャネル概に比例して大きくなるのでトランジスタの動作速度を高速化で きる。

次に、第4回を用いて、本発明の第2の実施例 を説明する。

第1の実施例に示したように、P型、0.1Ω・cm (100) 関のシリコン基板1に、熱酸化法 法を用いて、素子分離純敏膜2となるSiOz膜 を厚さ 0・7 μm 形成する。次いで、電子繰りソグラフイおよびドライエンチング技術により素子分離絡緑膜 2 をパターンニングし、所望の領域にシリコン基板表面 4 を露出させる。本実施例においては、シリコン基板表面 4 の舞出部の寸法を0・2 μm × 2 μm とした。

次いで、選択気相成長法を用いて、P型、10 Ω・αの単結品シリコン5をシリコン基板設面4 の露出部より0.7μm 選択成長させ、第4図の (a) に示すように、アクテイブ領域表面と素子 分離領域表面が何じ高さになるよう形成した。

次いで、HF水溶液により、素子分離絶縁膜2を0・2μm エツチバンクして、第4図(b)に示すような構造とする。次いで、選択気相成長法を用いて、素子分離絶縁膜2より上に出ているシリコン膜5をさらに0・1μm 成長させる。シリコン膜5は、上方向と横方向に等方的に成長した。本実施例では、アイティブ領域の実効平面間積

は、0.4 μm × 2.2 μmとなった。

次いで、実施例1と同じ方法で、ゲート酸化膜

に選くすることが可能となる。なお、本実施例で 作成したMOSトランジスタの実効チヤネル概は、 平面部で 0.4 μm 、側盤部で 0.6 μm であつ た。

次に、第5回を用いて、本発明の第3の実施例 を説明する。

まず、実施例1と同じ方法で、P型、0.1 Q・ca、 {100} 面のシリコン基板1上に、厚さ0.4 μm の業子間分離絡載膜2,41P型、10Ω・caの単結品シリコン膜5を0.7 μm 形成する。

次いで、ランプ加熱による短時間酸化法を用いてゲート酸化膜6を15 nm形成した後、減圧化学気相成長法により、リンをドーピングしたシリコン膜を0・2 pm 、SiOz 膜を0・3 pm 地積する。 入いで、周知のリングラフイおよびドライエンチング技術を用いてSiOz 膜、シリコン膜を加工してワード線7,42を形成する。この後、イオン打込み法を用いて、拡散層8,9を形成する。

次に、ソース・ドレインとなる領域にイオン打込み法により、リンをドーピングする。本実施例においては、単結晶シリコン5の個壁部にもリンをドーピングするため、ウエーハを30°に傾けてイオン打込みを行つた。最後に、900℃、20分間のNェアニールを行い拡散層8を形成し、MOSトランジスタの形成を完了する。

本実施例によれば、素子寸法の微細化が進んで も実効チヤネル幅を大きく確保することができる ので、トランジスタのスイツチング動作を飛踊的

次に級圧化学気相成長法を用いてSiOz 膜をO.3 μm 堆積した後、全面を具方性ドライエンチングでエッチングして、層間絶縁限10を形成する。このとき、アクテイブ領域の倒装11にもサイドスペーサが自己雑合で形成されるので、以降の加工の歩留りが向上する。

次いで、減圧化学気相成長法を用いてリンをドーピングしながらシリコン膜を 0.3 μ m 地積する。この後、周知のリソグラフイーおよびドライエッチング技術を用いて、シリコン酸をパターンニングして、電荷潜積電揺 1 2 , 4 3 および準電 帯別 3 , 4 5 を形成する。

次いでキヤパシタ絶縁膜14を形成した後、波 圧気相成長法を用いて、リンをドーピングしたシ リコン膜を0・2 μm 堆積し、周知のリソグラフ ィー及びドライエンチング技術を用いてパターン ニングを行い、プレート電損15を形成して、キ ヤパシタの形成を完了する。

本実施例においては、キヤパシタ絶縁膜 1.4 を 次のようにして形成した。 まず、850℃、1気圧のNH。雰囲気中で20分間熱処理することにより薔薇電視13上に 薄い熱変化膜を形成する。その後、減圧化学気相 成長法により約5nmの窓化シリコン膜を形成し、 さらに900℃におけるスティーム酸化法を用い て該シリコン膜表面に酸化シリコン膜を形成する ことにより、キャパシタ絡縁膜14の形成を完了 する。

容量限定から求めた、該キヤパシタ絡暴膜14の酸化膜厚換算の厚さは6nmであつた。なお、上記窒化シリコン膜および酸化シリコン膜の厚さが積々に異なるもの、(最後の熱酸化を行なつていないものも含む)、および、Ta2O6 膜、A 42O4膜、あるいは、これらを含む積層膜についても良好の結果が得られた。さらに、ランプを用いて短時間に形成した熱酸化膜も信頼性に優れていた。

次に、化学気相成長法を用いて全面に層間絶線 膜16を形成した後、周知のリソグラフィー及び ドライエンチング技術を用いて導電容層13の一

堆積する。この後、公知の技術を用いて、ワード 線7,拡散膜8,9を形成する。

次いで、選択気相成長法を用いて、拡散用9より多結晶シリコン膜を0.3 μm 成長させる。この後、リン拡散法を用いて、獣多結晶シリコンに リンをドーピングして物積電極12の形成を完了 部が構出するにうな、コンタクト孔17,44を 形成する。最後に、データ線18,46を形成し、 本発明の半導体装置を完了した。

本実施例によれば、アクテイブ領域の段差が 0.3 μm あるため、実効的なキヤパシタ面積を 大きくすることができ、十分な容量を確保するこ とができた。

次に第6回を用いて、本発明の第4の実施例を 説明する。

第2の実施例に示したように、P型、0.10 - ca、 (100) 面のシリコン基板1上に厚さ 0.8μm の素子間分離絶縁膜2 および、P型、 100-cmの単結晶シリコン5 を基板表面より 0.8μm の厚さに形成する。次いで、HF水溶 被により、素子間分離絶縁膜2 を0.5μm エッチバックして、0.5μm の段差を形成する。次 いで、ランプ加熱による短時間酸化法を用いてゲート酸化膜6 を 15 nm形成した後、減圧化学気 相成長法により、リンをドーピングしながらシリコン膜を0.2μm 次いでSiOs膜を0.3μm

する.

本実施例においては、智穂電極12の形成法に、 選択気相成長法を用いたが、減圧化学気相成長法 を用いてシリコン膜を地積した後、リングラフィ 及びドライエツチング技術を用いてパターンニン グし、神穂電極12を形成することも、もちろん 可能である。なお、多結晶シリコンの選択気相成 長には、SiH₂C & 2とH C & 、およびH₂を用 い、成長温度を800℃とした。

次いで、キヤパシタ絶縁膜14を、第3の実施例と同じ方法で形成した後、鍼圧気相成長法を用いてリンをドーピングしたシリコン膜を、0.3 μm 堆積し、公知の技術によりバターンニングを行い、プレート電極15を形成する。次いで、全面に層間絶縁膜16を堆積し、公知の技術を用いて、拡散層8の一部が露出するような、コンタクト接続孔17を形成する。最後にデータ線18を形成し、本発明の半導体装置の形成を完了した。

本発明によれば、アクテイブ領域側盤部11に そつてキヤパシタを形成しているので、わずかな 平面面積で充分なキャパシタ容量を確保できる。 従つて、セル面積を大幅に組小することが可能と なる。なお、本実施例では、1 交点セル方式を用 いたが 2 交点セル方式を用いても、ひろん可能で ある。

(発明の効果)

以上述べたように、本発明によれば選択気相成 長法によるアイソレーションを有するMOSトランジスタの欠点であつた、ソース・ドレイン間の リーク電流を低減することができるので、トラン ジスタ特性が安定する。

また、トランジスタが立体構造であるので、 LSIの集積度が大幅に向上し、トランジスタの 動作速度も高速化する。

4. 図面の簡単な説明

第1 図は本発明の第1 の実施例を示す報子形成部の斜視図、第2 図は従来構造を示す平面図および断面図、第3 図は、本発明の第1 の実施例を示す素子形成部の平面図および断面図、第4 図は本発明の第2 の実施例を示す素子形成部の断面図、


第5回は本発明の第3の実施例を示す素子形成部の平面図および新面図、第6回は本発明の第4の 実施例を示す素子形成部の平面図および断面例である。


1 … シリコン基板、 2 、 2 1 、 4 1 、 5 1 … 崇子 同分離絡録膜、 4 … シリコン基板 表面質出部、 5 、 2 3 … 通択成長シリコン膜、 6 … ゲート酸 化 膜、 7 、 2 2 、 4 2 、 5 2 … ワード線、 8 、 9 … 拡散 開、 1 0 、 1 6 … 層間絶縁膜、 1 1 … アクテイブ 領域側壁部、 1 2 、 4 3 … 電荷薄積電板、 1 3 。 4 5 … 非電帯層、 1 4 … キヤパシタ絶縁膜、 1 5 … プレート電極、 1 7 、 4 4 、 5 5 … コンタクト 孔、 1 8 、 4 6 、 5 6 … データ線。


代理人 弁理士 小川勝男




团










特開平2-130852(7)









(0)

